

**O Programa de Apoio ao Desenvolvimento Tecnológico da Indústria de
Semicondutores (PADIS)**

Dispositivos Semicondutores e Lógica CMOS
Nome: Gabriel Vieira da Silva Leite

RELATÓRIO – UNIDADE 3

23 / 06 / 2026

1 – Introdução

Os dispositivos semicondutores constituem a base da eletrônica moderna, estando presentes em praticamente todos os sistemas digitais e analógicos. Componentes como diodos e transistores de efeito de campo (MOSFETs) possibilitam a implementação de funções lógicas, circuitos de amplificação, chaveamento e processamento de sinais, sendo fundamentais para o desenvolvimento de circuitos integrados e da tecnologia CMOS (Complementary Metal-Oxide-Semiconductor).

A tecnologia CMOS, baseada na associação complementar de transistores nMOS e pMOS, destaca-se por apresentar baixo consumo de potência e elevada densidade de integração, tornando-se a principal tecnologia empregada na fabricação de processadores, memórias e diversos sistemas digitais. A compreensão do comportamento elétrico dos dispositivos semicondutores e de sua aplicação em circuitos lógicos é, portanto, essencial para a formação em Engenharia Eletrônica e áreas correlatas.

Neste trabalho, foi utilizado o software LTSpice para a análise e simulação de diferentes circuitos envolvendo diodos e transistores MOS. Inicialmente, foram estudadas portas lógicas implementadas com diodos, permitindo compreender os fundamentos da lógica digital passiva. Em seguida, foram realizadas a caracterização e a análise do transistor pMOS, incluindo suas curvas características e sua operação como chave eletrônica. Por fim, foram projetadas e simuladas portas lógicas CMOS utilizando transistores discretos, possibilitando a validação de funções booleanas e a análise do comportamento lógico dos circuitos.

2 - Objetivos

Este projeto tem como objetivo consolidar os conhecimentos sobre dispositivos semicondutores e tecnologia CMOS por meio da análise e simulação de circuitos utilizando o software LTSpice, compreendendo o comportamento elétrico de diodos e transistores MOS e sua aplicação na implementação de funções lógicas através das seguintes partes:

- Simular e analisar o funcionamento de uma porta lógica OR implementada com diodos, verificando sua tabela verdade e o comportamento das tensões de saída.
- Caracterizar eletricamente um transistor pMOS por meio do levantamento das curvas características $I_D \times V_{GS}$ e $I_D \times V_{DS}$ para diferentes tensões de gate.

- Avaliar o funcionamento do transistor pMOS operando como chave eletrônica, identificando suas regiões de corte e condução.
- Projetar e implementar circuitos lógicos utilizando transistores CMOS discretos, sem recorrer a portas prontas da biblioteca do LTSpice.
- Verificar experimentalmente a tabela verdade dos circuitos desenvolvidos, comparando os resultados obtidos com o comportamento esperado das funções booleanas.
- Analisar o desempenho dos circuitos simulados, relacionando os resultados observados com os conceitos teóricos estudados sobre diodos, transistores MOS e tecnologia CMOS.
- Desenvolver habilidades no uso do software LTSpice como ferramenta de análise e projeto de circuitos eletrônicos.

3 - Materiais e Equipamentos Utilizados

Para a realização das atividades propostas, foram utilizados recursos computacionais e ferramentas de simulação voltadas para a análise e o projeto de circuitos eletrônicos. Os materiais e equipamentos empregados estão descritos a seguir:

- Software LTSpice, empregado na montagem dos circuitos, obtenção das curvas características dos dispositivos semicondutores e validação das tabelas verdade das portas lógicas;
- Modelos de diodos semicondutores, utilizados na implementação e análise das portas lógicas baseadas em diodos;
- Transistores MOSFET do tipo nMOS e pMOS, empregados na caracterização das curvas elétricas e na implementação de circuitos em tecnologia CMOS;
- Fontes de tensão contínua (DC), disponibilizadas pelo ambiente de simulação do LTSpice, utilizadas para polarização dos dispositivos e aplicação dos sinais de entrada;
- Instrumentos virtuais do LTSpice, incluindo gráficos de tensão e corrente, utilizados para obtenção das curvas características ($I_D \times V_{GS}$) e ($I_D \times V_{DS}$), bem como para a análise do comportamento dos circuitos simulados;

- Material teórico da Unidade 3 (Capítulos 1, 2 e 3) e videoaulas da disciplina, utilizados como referência para a fundamentação teórica e desenvolvimento das atividades.

4 - Resultados Experimentais

4.1 - Implementação de uma Porta Lógica OR com Diodos

A primeira etapa do projeto consistiu na implementação e simulação de uma porta lógica OR de duas entradas utilizando diodos semicondutores no ambiente LTSpice. O circuito foi composto por dois diodos (D1 e D2), conectados às entradas A e B, e um resistor de 10 k Ω ligado entre a saída Y e o terra, responsável por atuar como resistor de pull-down.




Figura 01: Porta Lógica OR com Diodos

As entradas A e B foram geradas por fontes de tensão do tipo PULSE, variando entre 0 V e 5 V, de forma a permitir a verificação de todas as combinações possíveis de entrada durante a análise transiente.

A simulação demonstrou que a saída Y assume nível lógico alto sempre que pelo menos uma das entradas estiver em nível alto, comportamento característico de uma porta OR. Quando ambas as entradas estão em nível baixo, os diodos permanecem reversamente polarizados e o resistor R1 força a saída para aproximadamente 0 V. Por outro lado, quando uma ou ambas as entradas estão em nível alto, o respectivo diodo entra em condução, elevando a tensão de saída para um valor próximo de 5 V, descontada a queda de tensão direta do diodo.




Figura 02: Nível de tensão da saída Y de acordo com as entradas A e B

A Tabela 01 apresenta os resultados esperados para a função lógica OR de duas entradas.

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1

Tabela 01: Tabela verdade da Porta Lógica OR com Diodos

Os resultados obtidos na simulação confirmam o comportamento esperado da função lógica OR, evidenciando a possibilidade de implementação de operações lógicas básicas por meio de diodos semicondutores.

4.2 - Caracterização do transistor pMOS

Inicialmente, foi realizada a caracterização do transistor pMOS por meio do levantamento da curva característica $I_D \times V_{GS}$ e $I_D \times V_{DS}$. Para isso, a tensão da fonte (source) foi mantida fixa em -1,8 V, enquanto a tensão aplicada ao gate foi variada entre 0 V e -1,8 V através de uma análise DC no LTSpice.




Figura 03: transistor pMOS

Os resultados obtidos mostraram que, para pequenos valores de tensão entre gate e source, a corrente de dreno é praticamente nula, caracterizando a região de corte do transistor. À medida que a diferença de potencial entre gate e source aumenta em módulo, o dispositivo passa a conduzir, ocasionando um aumento gradual da corrente de dreno.




Figura 04: Curva $I_D \times V_{GS}$

Observou-se que a corrente (I_D) atingiu valores próximos de $33 \mu A$ para V_{GS} em $-1.8V$, comportamento compatível com as características esperadas de um transistor pMOS. A curva obtida evidencia a influência da tensão de gate sobre a condução do dispositivo e permite identificar as regiões de operação do transistor.

Em seguida, foi realizada a caracterização do transistor pMOS por meio da obtenção da família de curvas $I_D \times V_{DS}$ para diferentes tensões de gate. Para isso, a tensão dreno-source e a de gate-source foram varridas no intervalo de $0 V$ a $-1,8 V$, permitindo analisar a influência da polarização do gate sobre a corrente de dreno.




Figura 05: transistor pMOS com variação na tensão de dreno-source

Os resultados obtidos mostraram que, para valores reduzidos de V_{GS} , a corrente de dreno permanece próxima de zero, indicando que o transistor se encontra na região de corte. À medida que a tensão entre gate e source se torna mais negativa, observa-se um aumento da corrente de dreno, evidenciando o aumento da condução do dispositivo.




Figura 06: curvas ID x VDS para diferentes tensões de gate

A família de curvas obtida apresenta o comportamento característico dos transistores MOSFET, sendo possível identificar a região linear (ou ôhmica), na qual a corrente cresce aproximadamente de forma linear com a tensão V_{DS} , e a região de saturação, em que a corrente tende a permanecer praticamente constante para valores mais elevados de V_{DS} .

Além disso, verifica-se que curvas associadas a valores mais negativos de V_{GS} apresentam maiores magnitudes de corrente de dreno, demonstrando que a condução do transistor pMOS é controlada pela tensão aplicada ao terminal de gate.

4.3 - Transistor pMOS Operando como Chave Eletrônica

Nessa etapa, foi analisado o comportamento do transistor pMOS operando como uma chave eletrônica. Para isso, foi implementado um circuito contendo um transistor pMOS em série com uma carga resistiva, sendo o estado de condução controlado pela tensão aplicada ao terminal de gate.




Figura 07: transistor pMOS em série com uma carga resistiva

Durante a simulação, observou-se que o transistor apresenta dois estados de operação bem definidos. Quando a tensão do gate se aproxima da tensão do source, a diferença de potencial V_{GS} torna-se insuficiente para formar o canal de condução, fazendo com que o transistor permaneça na região de corte. Nessa condição, a corrente de dreno é praticamente nula e o dispositivo comporta-se como uma chave aberta.




Figura 08: Curvas V_{GS} x V_{DS} x I_D

Por outro lado, quando a tensão aplicada ao gate é reduzida em relação ao source, a magnitude de V_{GS} aumenta e o transistor entra em condução. Nessa situação, estabelece-se um caminho de baixa resistência entre source e drain, permitindo a circulação de corrente através da carga. Assim, o dispositivo passa a se comportar como uma chave fechada.

Os resultados obtidos por meio da análise transiente evidenciaram a alternância entre os estados ligado e desligado do transistor, confirmando sua capacidade de atuar como elemento de chaveamento. Esse princípio de funcionamento constitui a base dos circuitos digitais implementados em tecnologia CMOS, nos quais transistores nMOS e pMOS são combinados para realizar funções lógicas com baixo consumo de potência e elevada eficiência.

4.4 - Expressão booleana

Foi projetado e implementado, no ambiente LTSpice, um circuito lógico utilizando exclusivamente transistores MOSFET do tipo nMOS e pMOS, sem o emprego de portas lógicas prontas. A função lógica implementada foi dada pela Equação a seguir:

$$Y = \overline{(A + B + C)} \cdot \overline{D} \quad (1).$$

Para facilitar a implementação em tecnologia CMOS, a expressão booleana foi simplificada por meio da aplicação do Teorema de De Morgan. Partindo da expressão original (1), obtém-se:

$$Y = \overline{A + B + C + D} \quad (2)$$

e, aplicando novamente o teorema à primeira parcela,

$$\overline{A + B + C} = \overline{A} \cdot \overline{B} \cdot \overline{C} \quad (3).$$

Assim, a expressão simplificada utilizada no projeto foi

$$Y = \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{D} \quad (4)$$

a qual permitiu a implementação direta das redes complementares de transistores pMOS e nMOS, característica da tecnologia CMOS.

A rede pMOS foi responsável por estabelecer o caminho entre a alimentação e a saída quando a expressão lógica resulta em nível alto, enquanto a rede nMOS estabeleceu o caminho entre a saída e o terra quando a saída deveria assumir nível baixo. Dessa forma, a associação

complementar entre os dois tipos de transistores garantiu o correto funcionamento da porta lógica e o baixo consumo de potência característico da CMOS.

As entradas A, B, C e D foram implementadas por meio de fontes de tensão do tipo PULSE, permitindo que todas as dezesseis combinações possíveis das entradas fossem aplicadas ao circuito durante a análise transiente. A tensão de saída foi monitorada ao longo da simulação e comparada com a tabela verdade da função lógica.




Figura 09: Expressão Booleana Y

A Tabela 2 apresenta a tabela verdade correspondente à expressão implementada.

A	B	C	D	Y
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	1

0	1	1	1	0
1	0	0	0	1
1	0	0	1	0
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	0
1	1	1	0	1
1	1	1	1	0

Tabela 02: Tabela verdade da expressão booleana.

Os resultados obtidos na simulação confirmaram o comportamento esperado da função lógica. Observou-se que a saída permaneceu em nível lógico alto em todas as situações nas quais a entrada D (n004) estava em nível baixo ou quando as entradas A (n002), B (n005) e C (n007) estavam simultaneamente em nível baixo. Por outro lado, quando D assumiu nível alto e pelo menos uma das entradas A, B ou C também estava em nível alto, a saída Y passou para nível lógico baixo, em conformidade com a expressão proposta.




Figura 09: Resultado da simulação da expressão booleana

5 - Conclusões

A realização desta atividade possibilitou consolidar os conhecimentos sobre dispositivos semicondutores, transistores MOSFET e tecnologia CMOS por meio de simulações desenvolvidas no software LTSpice. Ao longo das diferentes etapas, foi possível relacionar os

conceitos teóricos estudados em sala de aula com a implementação prática de circuitos eletrônicos, compreendendo o comportamento dos dispositivos em diferentes condições de operação.

Na primeira atividade, verificou-se o funcionamento de uma porta lógica OR implementada com diodos, confirmando sua tabela verdade e demonstrando como a polarização direta e reversa dos diodos influencia os níveis lógicos da saída. Essa etapa evidenciou que funções lógicas simples podem ser implementadas utilizando apenas componentes semicondutores básicos.

Na segunda atividade, foi realizada a caracterização do transistor pMOS por meio das curvas características $I_D \times V_{GS}$ e $I_D \times V_{DS}$, permitindo analisar a influência das tensões de gate e dreno sobre a corrente de condução do dispositivo. Além disso, foi demonstrado o funcionamento do pMOS como chave eletrônica, observando-se os estados de corte e condução, fundamentais para a implementação de circuitos digitais.

Por fim, na terceira atividade, foi projetada e simulada uma função lógica em tecnologia CMOS utilizando apenas transistores nMOS e pMOS. A simplificação da expressão booleana por meio do Teorema de De Morgan facilitou a construção das redes pull-up e pull-down, possibilitando a implementação correta da função lógica e a validação de sua tabela verdade durante a simulação.

De modo geral, os resultados obtidos apresentaram total concordância com o comportamento teórico esperado para os dispositivos e circuitos analisados. A utilização do LTSpice mostrou-se uma ferramenta eficiente para o estudo, análise e validação de circuitos eletrônicos, proporcionando uma melhor compreensão do funcionamento dos transistores MOS e da tecnologia CMOS, amplamente empregada no desenvolvimento de circuitos integrados e sistemas digitais modernos.

6-Referências Bibliográficas

RAZAVI, B. *Fundamentos de Microeletrônica*. 2. ed. Rio de Janeiro: LTC, 2017.

SEDRA, A. S.; SMITH, K. C. *Microeletrônica*. 7. ed. Porto Alegre: AMGH, 2015.

Material didático do curso – Unidade 3, Capítulos 1, 2 e 3.